#6 1-15-02

09/895213 09/895213 07/02/01

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 7月 4日

出 願 番 号

Application Number:


特願2000-201898

出 願 人 Applicant(s):

松下電器産業株式会社

2001年 6月 1日

特許庁長官 Commissioner, Japan Patent Office 及川耕



特2000-201898

【書類名】

特許願

【整理番号】

2030220043

【提出日】

平成12年 7月 4日

【あて先】

特許庁長官殿

【国際特許分類】

H01S 3/18

H01L 33/00

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

吉井 重雄

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

大仲 清司

【特許出願人】

【識別番号】

000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】

100097445

【弁理士】

【氏名又は名称】

岩橋 文雄

【選任した代理人】

【識別番号】

100103355

【弁理士】

【氏名又は名称】 坂口 智康

【選任した代理人】

【識別番号】

100109667

【弁理士】

【氏名又は名称】 内藤 浩樹

【手数料の表示】

【予納台帳番号】 011305

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9809938

【書類名】 明細書

【発明の名称】 半導体発光素子

【特許請求の範囲】

【請求項1】基板上に設けられた第1および第2の第1導電形半導体層と、前記第1および第2の第1導電形半導体層の間に設けられた第2導電形半導体層と、前記第2導電形半導体層と前記第2の第1導電形半導体層の間に設けられ電荷の注入により発光する活性層とを有する半導体発光素子において、前記活性層と前記第2導電形半導体層の間に段階的に組成が変化する傾斜組成領域を有することを特徴とする半導体発光素子。

【請求項2】基板上に設けられた第1および第2の第1導電形半導体層と、前記第1および第2の第1導電形半導体層の間に設けられた第2導電形半導体層とを有し、前記第1および前記第2の第1導電形半導体層に比較して、前記第2導電形半導体層の禁制帯幅が小さく、電荷の注入により前記第2導電形半導体層において発光することを特徴とする半導体発光素子。

【請求項3】前記第2導電形半導体層と前記第1の第1導電形半導体層の間に、段階的に組成が変化する傾斜組成領域を有することを特徴とする請求項2に記載の半導体発光素子。

【請求項4】前記第1および前記第2の第1導電形半導体層がn型導電形であり、前記第1の第1導電形半導体層の電子親和力が、前記第2の第1導電形半導体層の電子親和力に比較して10meV以上小さいことを特徴とする請求項2に記載の半導体発光素子。

【請求項5】前記第1および前記第2の第1導電形半導体層がp型導電形であり、前記第1の第1導電形半導体層の電子親和力と禁制帯幅の和が、前記第2の第1導電形半導体層の電子親和力と禁制帯幅の和に比較して10me V以上大きいことを特徴とする請求項2に記載の半導体発光素子。

【請求項6】前記第1の第1導電形半導体層の不純物濃度が、少なくとも前記第2導電形半導体層に隣接する領域において前記第2の第1導電形半導体層の不純物濃度よりも低いことを特徴とする請求項2に記載の半導体発光素子。

【請求項7】前記第2導電形半導体層および前記第1の第1導電形半導体層の

隣接する領域に、無添加半導体領域を有することを特徴とする請求項2に記載の 半導体発光素子。

【請求項8】前記第1の第1導電形半導体層と、前記第2導電形半導体層の間に、第2の導電形でありさらに前記第2導電形半導体層に比較して不純物濃度が低い半導体領域を設けていることを特徴とする請求項2に記載の半導体発光素子

【請求項9】前記第2導電形でありさらに前記第2導電形半導体層に比較して不純物濃度が低い半導体領域が、第1導電形がp型である場合には電子親和力と禁制帯幅の和が前記第2導電形半導体層に比較して大きい領域を、また第1導電形がn型である場合には電子親和力が前記第2導電形半導体層に比較して小さい領域を含むことを特徴とする請求項8に記載の半導体発光素子。

【請求項10】第1および第2の第1導電形半導体領域と、第2導電形半導体領域を備える3端子半導体発光素子を駆動する半導体発光素子の駆動装置で、定電流制御装置と、素子の発光状態を制御する制御手段を備え、前記第2の導電形半導体領域を接地側とし、前記定電流制御装置により前記第2の第1導電形領域に対して一定の駆動電流を供給し、前記制御手段により前記第1の第1導電形半導体領域を高電位あるいは高抵抗の状態と、低電位の状態の間で変化させることにより素子の発行量を制御することを特徴とする半導体発光素子の駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は発光ダイオード素子、半導体レーザ素子等の半導体発光素子に関するものである。

[0002]

【従来の技術】

発光ダイオード素子はリモートコントロール装置や光ファイバ通信における安価で高信頼性の発光素子として広く用いられている。しかし従来の発光ダイオード素子は高速通信を行うには応答速度が遅く変調周波数の上限が低い問題があった。発光ダイオード素子をはじめとする半導体発光素子の動作速度を制限する要

因の一つが活性層に注入されたキャリアの再結合速度による制約である。発光素子の活性領域に注入されたキャリアは電流注入を停止してもすぐに消失するわけではなく、再結合速度で決まる時定数により徐々に減少していく。キャリアが活性領域に残留している間は発光も持続するので、これが発光素子の高速応答を妨げる原因となる。特に発光ダイオード素子では自然放出光を利用し、その発光量は活性領域のキャリア量にほぼ比例するので、残留キャリアによる応答速度への影響が大きい。たとえばAlGaAs系発光ダイオード素子の場合、キャリア再結合の時定数は通常数 n s e c であるので、1 G H z を越えるような高速変調を行うことは困難であった。

[0003]

このキャリア再結合速度による変調速度の制約を解決する従来技術として、トランジスタ素子と同様の3端子構成を用いる発光素子が特開昭60-167390号公報に開示されている。図2は前記従来技術による3端子発光素子の断面構造図である。素子はp型半導体基板901上に形成され、バイポーラトランジスタと同様にp型コレクタ層902、n型ベース層903、およびp型エミッタ層905を備えている。ベース層とエミッタ層の間には活性層904が設けられており、活性層の周囲にはn型埋込み層907が形成されている。またコレクタ・ベース・エミッタの各層への電極として、コレクタ電極911、ベース電極910、エミッタ電極909が設けられており、ベース電極910とエミッタ電極909の下には各々n型コンタクト層908とp型コンタクト層906が形成されている。発光時はベース・エミッタ間に順方向電流を流すことにより活性層で再結合発光する。また消光時にはベース・コレクタ間に逆方向電圧を印加すると、ベース層が空乏化されて活性層中のホールがコレクタ側に引抜かれる。これによりキャリアの再結合速度に依存せずに発光を停止でき高速変調が可能となる。

[0004]

【発明が解決しようとする課題】

前述の従来技術による3端子発光素子では、消光時にベース層を空乏化する際、逆バイアス電圧が低い状態では発光層とベース層の界面のヘテロ接合にキャリアが残留し、少量ながら発光するので消光比を大きくすることが困難であった。

また消光比を増加させるために逆バイアス電圧を大きくするとエミッターコレクタ間電流が増加し消費電力が増大する問題があった。

[0005]

これらの理由により従来技術による3端子発光素子では、低電圧駆動で大きな 消光比を実現することは困難であった。

[0006]

本発明は前記従来技術の課題を解決し、低電圧で高速動作と実用的な消光比を 得ることが可能な半導体発光素子を提供することを目的とする。

[0007]

【課題を解決するための手段】

前記目的を達成するため、本発明の半導体発光素子は、基板上に設けられた第 1 および第 2 の第 1 導電形半導体層と、前記第 1 および第 2 の第 1 導電形半導体層の間に設けられた第 2 導電形半導体層と、前記第 2 導電形半導体層と前記第 2 の第 1 導電形半導体層の間に設けられ電荷の注入により発光する活性層とを有する半導体発光素子において、前記活性層と前記第 2 導電形半導体層の間に段階的に組成が変化する傾斜組成領域を有するという特徴を備えたものである。

[0008]

また、本発明の半導体発光素子は、基板上に設けられた第1および第2の第1 導電形半導体層と、前記第1および第2の第1導電形半導体層の間に設けられた 第2導電形半導体層とを有し、前記第1および前記第2の第1導電形半導体層に 比較して、前記第2導電形半導体層の禁制帯幅が小さく、電荷の注入により前記 第2導電形半導体層において発光するという特徴を備えたものである。

[0009]

また、本発明の半導体発光素子の駆動装置は、第1および第2の第1導電形半 導体領域と、第2導電形半導体領域を備える3端子半導体発光素子を駆動する半 導体発光素子の駆動装置で、定電流制御装置と、素子の発光状態を制御する制御 手段を備え、前記第2の導電形半導体領域の電位を接地し、前記定電流制御装置 により前記第2の第1導電形領域に対して一定の駆動電流を供給し、前記制御手 段により前記第1の第1導電形半導体領域を高電位あるいは高抵抗の状態と、低 電位の状態との間で変化させることにより素子の発光量を制御するという特徴を 備えたものである。

[0010]

【発明の実施の形態】

前述のように、従来技術による3端子発光素子では、低電圧駆動で大きな消光 比を実現することは困難であった。本発明は上記構成を備えることにより、低電 圧で高速動作と実用的な消光比を得ることが可能な半導体発光素子を提供できる

[0011]

なお本発明の実施の形態の説明では、本発明の3端子半導体発光素子における3種の領域および電極にバイポーラトランジスタと同様の呼称を用いる。ここでは第1の第1導電形半導体層をコレクタ領域(コレクタ層)、第2導電形半導体層をベース領域(ベース層)、第2の第1導電形半導体層をエミッタ領域(エミッタ層)とし、また各領域に対して設けられている電極を各々コレクタ電極、ベース電極、エミッタ電極とする。

[0012]

また本発明の半導体発光素子を構成する半導体としては、GaAs, AlAs, InAs, GaP, AlP, InP, GaN, AlN, InN等の3-5族化合物半導体材料、ZnSe, CdSe, MgSe, ZnS, CdS, ZnTe, CdTe, ZnO, CdO, MgO等の2-6族化合物半導体材料、およびAlGaAs, GaInP, AlGaInP, InGaAsP, AlGaN, InGaN, ZnCdSe, MgZnO等の前記化合物半導体の混晶材料を用いることができる。

[0013]

また本発明の半導体発光素子の基板として、上記化合物半導体等の半導体により構成された第1導電形の半導体基板を用いることにより基板裏面に一方の電極 (コレクタ電極)を形成でき素子作製の工程が簡素化される。

[0014]

また本発明の半導体発光素子の基板として、上記化合物半導体により構成された半絶縁性の半導体基板やAl₂0₃やSiO₂等の絶縁体基板を用いることにより素子の静電容量が低減するので高周波特性が向上し、また複数の素子を形成する際に

各素子を絶縁できるので集積化が容易となる。

[0015]

また本発明の半導体発光素子の傾斜組成領域の膜厚は、5 n m から100 n m の間であることにより効果的に界面障壁の発生を抑制できるので好ましい。

[0016]

なお本発明の半導体発光素子の傾斜組成領域は、傾斜組成領域の両界面における組成が、隣接する領域の組成とほぼ一致し、また傾斜組成層内部では組成が連続的に変化するような組成分布を有することにより界面障壁の発生を抑制できるので望ましい。

[0017]

また本発明の請求項2に記載される半導体発光素子において前記第2導電形半 導体層と前記第1の第1導電形半導体層の間に、段階的に組成が変化する傾斜組 成領域を有することにより界面障壁による電荷蓄積を抑制できるので好ましい。

[0018]

また本発明の請求項2に記載される半導体発光素子において、前記第1の第1 導電形半導体層および前記第2の第1導電形半導体層がn型導電形であり、前記 第1の第1導電形半導体層の電子親和力が、前記第2の第1導電形半導体層の電 子親和力に比較して10me V以上小さいことにより、エミッタ側からの電流注 入を妨げずにコレクタ側からの電流注入を抑制でき好ましい。

[0019]

また本発明の請求項2に記載される半導体発光素子において、前記第1の第1 導電形半導体層および前記第2の第1導電形半導体層がp型導電形であり、前記 第1の第1導電形半導体層の電子親和力と禁制帯幅の和が、前記第2の第1導電 形半導体層の電子親和力と禁制帯幅の和に比較して10me V以上大きいことに より、発光時にエミッタ側からの電流注入を妨げずにコレクタ側からの電流注入 を抑制でき、またエミッタ側からコレクタ側へのリーク電流を抑制できるので好 ましい。

[0020]

また本発明の請求項2に記載される半導体発光素子において、前記第1の第1

導電形半導体層の不純物濃度が、前記第2の第1導電形半導体層の不純物濃度に 比較して1/2以下であることにより、発光時にエミッタ側からの電流注入を妨 げずにコレクタ側からの電流注入を抑制でき、またエミッタ側からコレクタ側へ のリーク電流を抑制できるので好ましい。

[0021]

また本発明の請求項2に記載される半導体発光素子において、前記第2導電形半導体層と前記第1の第1導電形半導体層の間に、不純物濃度が5×10¹⁶ c m -3以下である無添加半導体領域を有することにより、発光時にエミッタ側からの電流注入を妨げずにコレクタ側からの電流注入を抑制でき、またエミッタ側からコレクタ側へのリーク電流を抑制できるので好ましい。

[0022]

また本発明の請求項 2 に記載される半導体発光素子において、前記半導体基板がGaAsにより構成され、前記第 1 および第 2 の第 1 導電形半導体層の少なくとも一方がGaInPにより構成され、前記第 2 導電形半導体層が $AI_xGa_{1-x}As$ ($0 \le x \le 0.3$) により構成されることにより、容易にキャリアを前記第 2 導電形半導体層内に閉じ込めることができるので好ましい。

[0023]

また本発明の半導体発光素子において、各層の伝導型の組合わせは p n p 型、n p n型のどちらの構成を用いることもできる。

[0024]

なおここでベース層をn型とすることにより、ベース層からの注入される多数 キャリアが、ホールに比較して移動度の高い電子となるので、横方向の電荷注入 における注入抵抗が低減し、好ましい。またさらに、ベース層をn型とすること によりエミッタ層からベース層に注入される少数キャリアが、電子に比較して拡 散長の短いホールとなるので、横方向の少数キャリア拡散を抑制できる効果もあ る。

[0025]

以下、具体的な例をあげて説明する。

[0026]

(第1の実施形態)

図1に第1の実施形態に係る半導体発光素子の断面構造図を示す。たとえばGa InP/GaAs系発光素子を例にとると、基板としてp型GaAs基板101上に、第1の 第1導電形半導体層(コレクタ層)としてp型GaInP層102と、第2の第1導 電形半導体層(エミッタ層)としてp型GaInP層106を備えており、前記第1 および第2の第1導電形半導体層の間に第2導電形半導体層(ベース層)として n型GaInP層103が設けられている。また前記第2導電形半導体層と前記第2 の第1導電形半導体層の間には電荷の注入により発光する活性層としてGaAs活性 層105が形成されているが、ここで前記活性層と第2導電形半導体層(ベース 層)の間には段階的に組成が変化する傾斜組成領域104が設けられている。ま たp型GaAs基板の裏面には第1の第1導電形電極としてp型電極(コレクタ電極)108が形成されており、また第2導電形半導体層(ベース層)に対する第1 導電形電極としてn型電極(ベース電極)109が形成されている。なお本実施 形態では前記ベース電極を、ベース層に直接設けるのではなく、図1に示すよう にベース層上の傾斜組成層および活性層を介して設けている。これによりベース 層に比較して禁制帯幅の小さな活性層をコンタクト層として利用でき、ベース電 極のコンタクト抵抗を低減する効果がある。

[0027]

なお図1では電子の注入効率を優先して、ベース電極109の下部とエミッタ 層106の下部の間でも活性層105および傾斜組成領域104が残されている が、この領域の活性層および傾斜組成領域をエッチングして除去することでエミ ッタから注入されるホールの閉込めを改善することもできる。

[0028]

さらに第2の第1導電形半導体層(エミッタ層)上の一部には第1導電形コンタクト層として高濃度p型GaAs層107および第2の第1導電形電極としてp型電極(エミッタ電極)110が形成されている。

[0029]

ここでは活性層の不純物濃度を 6×10^{16} c m $^{-3}$ 、エミッタ層、ベース層、コレクタ層の不純物濃度をいずれも 1×10^{17} c m $^{-3}$ とした。また活性層の膜厚は

約100nm、ベース層の膜厚は300nmとした。なお傾斜組成領域については膜厚50nmとし、不純物濃度は活性層と同一とした。また傾斜組成領域の両界面における組成は、隣接する領域の組成とほぼ一致させている。

[0030]

本実施形態におけるGaInP層はGaAs基板にほぼ格子整合する組成のGaInP混晶を 用いている。エミッタ層・ベース層・コレクタ層にGaInP混晶を用い、活性層にGaAsを用いることにより両者のバンドオフセットを大きく取りつつ、エミッタ層・ベース層・コレクタ層の抵抗率を低く抑えることができた。本実施形態ではベース層から横方向にもキャリア注入が行われるので、特にベース層が低抵抗となることにより素子抵抗に起因する動作遅延や消費電力の増大を抑制できる。

[0031]

本構造の機能を説明するため、まず従来技術による素子の動作について記述する。

[0032]

前述の従来技術による3端子半導体発光素子の、発光時および消光時のバンド構造の概略を図3および図4に示す。図3は発光時の例として、ベース・エミッタ間に順方向電圧を印加し、ベース・コレクタ間は0Vとしたときのバンド構造である。ベース層903とエミッタ層905の間に順方向の電圧が印加されているため、活性層904にはベース層から電子が、またエミッタ層からホールが注入・蓄積され、両者が再結合発光する。ベース層903とコレクタ層の間はpn接合による空乏層が存在するが、ベース層の一部は少なくとも空乏化されてないのでここから活性層に電子が供給され、またホールを活性層に閉じ込める障壁として機能する。

[0033]

一方消光時には、この状態からベース・コレクタ間に逆方向電圧を印加。これにより図4のようにベース層をほぼ全域にわたり空乏化され、活性層中のホールはコレクタ側に引抜かれる。ここで十分高い効率で活性層中のホールを引抜くことができれば活性層におけるホール濃度は低下し、発光再結合の量が減少、すなわち素子発光が抑制されることになる。またこの動作はキャリアの発光再結合速

度に依存しないので高速である。

[0034]

しかし、発明者らの研究によると、従来技術による3端子発光素子でも低電圧 での駆動ではホールの一部は活性層に残留してしまい、消光時にもある程度の発 光が残ってしまう問題があった。すなわち発光時と消光時の発光量の比、消光比 を大きく取ることが困難であった。図5は、消光時おける活性層付近の価電子帯 端バンド構造を拡大したものであるが、活性層904とベース層903の間には 両者の価電子帯オフセットに伴う界面障壁(スパイク)が発生している。コレク タ電極の逆バイアス電圧を増加してもこの界面障壁の高さは変わらず、ホールの 移動に対して障壁となる。ホールの一部は逆バイアス電圧により界面障壁を越え てコレクタ方向に移動するが、この障壁高さより低エネルギーのホールは活性層 とベース層の界面に残留してしまう。高い逆バイアス電圧を印加すれば、低エネ ルギーのホールも一部はトンネル電流によりコレクタ側へ輸送されるが、素子の 発熱量も増大してしまう。ここで活性層へはエミッタ側からホールが供給される ので、活性層とベース層の界面でのホール濃度が高くなると、活性層全体でのホ ール蓄積量が増加してしまう。このため、従来技術による素子では低い逆バイア ス電圧では活性層中のホール量を十分低下させることは困難で、消光時にも活性 層で相当量の発光が生じてしまっていた。

[0035]

これに対し、本実施形態の素子では従来技術による素子とほぼ同様の駆動で発光・消光を制御でき、しかも従来技術による素子に比較して低電圧で消光比を大幅に向上できる。発光時は従来技術と同様にベース・エミッタ間に順方向電圧を印加しベース・コレクタ間をOVとすることでキャリアを活性層中に閉込める。消光時も従来技術と同様にベース・コレクタ間に逆バイアス電圧を印加するが、この際の活性層付近の価電子帯端バンド構造は図6に示すようになる。ここで活性層105とベース層103の間には段階的に組成が変化する傾斜組成領域104が設けられているため、両者の間の界面障壁は従来技術による素子に比較して大幅に低下している。これにより比較的低い逆バイアス電圧でも活性層とベース層の界面に達した正孔は速やかにコレクタ層へ移動し、界面でのホール濃度が著

しく低減する。その結果、活性層全体に蓄積されるホールの総量も減少し、消光 時の素子の残留発光を大幅に低減できる。

[0036]

なお傾斜組成領域の存在により、発光時の図3に示される活性層904とベース層903の間の導電帯端障壁(スパイク)も低減される(図示してない)ので、発光時における活性層への電子注入も改善される。

[0037]

上記効果により、本実施形態の素子では高速駆動が可能でかつ、従来技術による素子に比べて低い逆バイアス電圧で高い消光比を実現できる。

[0038]

なお本実施の形態では通常の発光ダイオード素子と異なり、ベース・コレクタ 間の空乏層は発光時にも存在するので静電容量が小さく、高速変調による動作に 適している。

[0039]

(第2の実施形態)

図7に第2の実施形態に係る半導体発光素子として、InGaN系材料で構成され基板側にエミッタ層を設けるnpn型の素子の断面構造を示す。ここでは、基板としてAl₂O₃絶縁体基板201上に、第2の第1導電形半導体層(エミッタ層)としてn型GaN層206と、第1の第1導電形半導体層(コレクタ層)としてn型GaN層202を備えており、前記第1および第2の第1導電形半導体層の間に第2導電形半導体層(ベース層)としてp型GaN層203が設けられている。また前記第2導電形半導体層と前記第2の第1導電形半導体層の間には電荷の注入により発光する活性層としてInGaN活性層205が形成されているが、ここで前記活性層と第2導電形半導体層(ベース層)の間には段階的に組成が変化する傾斜組成領域204が設けられている。また第2の第1導電形半導体層(エミッタ層)には第2の第1導電形電極としてn型電極(エミッタ電極)210が形成されており、第2導電形半導体層(ベース層)には第1導電形電極としてp型電極(ベース電極)209が設けられている。さらに第1の第1導電形半導体層(コレクタ層)上の一部には第1導電形コンタクト層として高濃度n型GaAs層207

およびは第1の第1導電形電極としてn型電極(コレクタ電極)208が形成されている。なお、発光層の一部でコレクタ層と隣接しない領域に隣接するエミッタ層にはイオン注入により形成した高抵抗領域211を設けている。これによりコレクタ層と隣接しない領域でのキャリア注入を抑制し、コレクタ側からキャリアを引抜くことができない発光による消光比の劣化を防ぐことができる。

[0040]

本実施形態では基板が発光波長に対して透明であるので、基板側から多くの光を外部に取り出すことができる。

[0041]

また本実施形態ではnpn型の構成であるので発光時にはベース層からホールが、エミッタ層から電子が供給され、消光時には活性層からコレクタ層に電子が引抜かれる。ここでも傾斜組成層204の存在により低電圧で迅速なキャリアの引抜きが可能となるので、第1の実施形態と同様の原理により、従来技術に比較して低電圧で消光比の大きな高速変調が実現できる。

[0042]

(第3の実施形態)

図8に第3の実施形態に係る半導体発光素子の断面構造図を示す。たとえばAlGaAs系発光素子を例にとると、基板としてp型GaAs基板301上に、第1の第1導電形半導体層(コレクタ層)としてp型AlGaAs層302と、第2の第1導電形半導体層(エミッタ層)としてp型AlGaAs層305を備えており、前記第1および第2の第1導電形半導体層の間に第2導電形半導体層(ベース層)としてn型GaAs層304が設けられている。ここで前記第1および前記第2の第1導電形半導体層に比較して、前記第2導電形半導体層の禁制帯幅は小さい。また前記第2導電形半導体層(ベース層)と前記第1の第1導電形半導体層(コレクタ層)の間には段階的に組成が変化する傾斜組成領域303が設けられている。p型GaAs基板の裏面には第1の第1導電形電極としてp型電極(コレクタ電極)307が形成されており、第2導電形半導体層(ベース層)には第1導電形電極としてn型電極(ベース電極)308が設けられている。さらに第2の第1導電形半導体層(エミッタ層)上の一部には第1導電形コンタクト層として高濃度p型GaAs層

306およびは第2の第1導電形電極としてp型電極(エミッタ電極)309が 形成されている。

[0043]

ここでベース層の膜厚は300nm、不純物濃度は 1×10^{17} cm $^{-3}$ とした。また本実施形態におけるエミッタ層の不純物濃度は 1×10^{18} cm $^{-3}$ であり、コレクタ層の不純物濃度 1×10^{17} cm $^{-3}$ と比較して2倍以上高い。またエミッタ層では $Al_xGa_{1-x}As$ (x=0.3)の組成を有するAlGaAs混晶を用い、コレクタ層では $Al_xGa_{1-x}As$ (x=0.4)の組成を有するAlGaAs混晶を用いた。これにより p型 導電形のコレクタ層およびエミッタ層において、コレクタ層のの電子親和力と禁制帯幅の和は、エミッタ層に比較して約50me V大きい。なお傾斜組成領域については膜厚70nmとし、不純物濃度はベース層と同一とした。

[0044]

本実施形態においても高速で素子の発光を制御できる。素子の発光時と消光時の動作を以下に述べる。

[0045]

図9は発光時のバンド構造図である。従来技術や第1および第2の実施形態と 異なり、本実施形態ではベース・エミッタ間の独立した活性層を有していない。 しかし、ベース層の禁制帯幅がコレクタ層およびエミッタ層に比較して小さいの でベース・エミッタ間とベース・コレクタ間に、同時に順方向電圧を印加するこ とにより、ベース層内部ににマジョリティキャリアである電子とエミッタ層から 供給されたホールを閉込められ、再結合発光する。すなわち本実施形態ではベー ス層が電子の輸送・供給の機能と活性層としての機能を兼ねている。

[0046]

なおここで、ベース・コレクタ間の電圧は、ベース・エミッタ間電圧に比較して約0.1 V低く設定した。これによりエミッタ層からのみホールを供給でき、コレクタ層からベース層へのホール注入は抑制される。この結果、エミッタ層が取り除かれている領域では発光せずに、ベース層がエミッタ層と隣接する領域のみで発光する。すなわち本実施形態による素子では電荷の注入により前記第2導電形半導体(ベース層)の、前記第2の第1導電形半導体層(エミッタ層)と隣

接する領域において発光する。

[0047]

またここで、コレクタ層の電子親和力と禁制帯幅の和はエミッタ層に比較して 10me V以上大きいことにより、コレクタ層からベース層へ注入されたホール がコレクタ層へ流出するリーク電流を抑制でき、またコレクタ側からベース層へのホール注入を抑制する効果もある。

[0048]

また、コレクタ層の不純物濃度がエミッタ層の不純物濃度に比較して低いことにより、ベース層とコレクタ層の界面での価電子帯オフセットが大きくなり、さらにリーク電流を抑制できた。またコレクタ側からベース層へのホール注入を抑制する効果もある。

[0049]

図10は消光時のバンド構造図である。ここではベース・エミッタ間に順方向電圧を印加したまま、ベース・コレクタ間では順方向電圧を除去して等電位としている。これによりベース・コレクタ界面には空乏層が拡がり、前記界面でのホール閉込めができなくなる。この結果ベース中のホールはコレクタ側へ放出され、ベース層内部のホール濃度が低減し、素子の発光量は減少する。またこの動作はキャリアの発光再結合速度に依存しないので高速である。

[0050]

またここでベース層304とコレクタ層302の間には段階的に組成が変化する傾斜組成領域303が設けられているため、消光時の両者の間の界面障壁は傾斜組成領域が無い素子に比較して大幅に低下する。これによりベース層とコレクタ層の界面に達したホールは速やかにコレクタ層へ移動し、消光時の素子発光はさらに抑制される。

[0051]

上記効果により、本実施形態の素子でも高速で発光および消光のを制御を実現できる。

[0052]

なお本実施形態では従来技術および第1および第2の実施形態に係る素子に比

較して、消光時にもベース・コレクタ間に逆バイアスを印加する必要がないので 、簡素化した駆動回路で容易に駆動できる利点を有する。

[0053]

(第4の実施形態)

図11に第4の実施形態に係るnpn型の半導体発光素子の断面構造図を示す 。たとえばAlGaAs系発光素子を例にとると、基板としてn型GaAs基板401上に 、第1の第1導電形半導体層(コレクタ層)としてn型AlGaAs層402と、第2 の第1導電形半導体層(エミッタ層)としてn型AlGaAs層405を備えており、 前記第1および第2の第1導電形半導体層の間に第2導電形半導体層(ベース層)としてp型GaAs層404が設けられている。ここで前記第1および前記第2の 第1導電形半導体層に比較して、前記第2導電形半導体層の禁制帯幅は小さい。 また前記第2導電形半導体層(ベース層)と前記第1の第1導電形半導体層(コ レクタ層)の間には段階的に組成が変化する傾斜組成領域403が設けられてい る。n型GaAs基板の裏面には第1の第1導電形電極としてn型電極(コレクタ電 極)407が形成されており、第2導電形半導体層(ベース層)には第1導電形 電極としてp型電極(ベース電極)408が設けられている。また第2の第1導 電形半導体層(エミッタ層)上の一部には第1導電形コンタクト層として高濃度 n型GaAs層406およびは第2の第1導電形電極としてn型電極(エミッタ電極)409が形成されている。さらに、エミッタ層と隣接しないベース層の周辺領 域に隣接するコレクタ層にはイオン注入により形成した高抵抗領域410を設け ている。

[0054]

ここでベース層の膜厚は300nm、不純物濃度は $1\times10^{17}cm^{-3}$ とした。また本実施形態におけるエミッタ層の不純物濃度は $1\times10^{18}cm^{-3}$ であり、コレクタ層の不純物濃度 $5\times10^{17}cm^{-3}$ と比較して2倍以上高い。またエミッタ層では $Al_xGa_{1-x}As(x=0.3)$ の組成を有するAlGaAs混晶を用い、コレクタ層では $Al_xGa_{1-x}As(x=0.4)$ の組成を有するAlGaAs混晶を用いた。これによりn型 導電形のコレクタ層およびエミッタ層において、コレクタ層のの電子親和力は、エミッタ層に比較して10meV以上小さい。なお傾斜組成領域については膜厚

20 n m とし、不純物濃度はベース層と同一とした。

[0055]

本実施形態ではnpn型の構成であるので発光時はエミッタ層から電子が供給され、消光時はコレクタ層に電子が引抜かれるが、第3の実施形態と同様の原理により高速動作する。また同様に消光時にもベース・コレクタ間に逆バイアスを印加する必要がないので駆動回路を簡素化できる。

[0056]

また本実施の形態においては周辺領域のコレクタ層に高抵抗領域が設けられているので、周辺部でのコレクタ層からの逆方向のキャリア注入をさらに抑制できる。これによりコレクタ層とエミッタ層の電位を全く同一にしても周辺領域での不要な発光が起こることがなく、素子の駆動が容易になり発光効率も向上する。

[0057]

(第5の実施形態)

図12に第5の実施形態に係る半導体発光素子の断面構造図を示す。たとえば GaInP/AlGaAs系発光素子を例にとると、基板としてp型GaAs基板501上に、第1の第1導電形半導体層(コレクタ層)としてp型GaInP層502と、第2の第1導電形半導体層(エミッタ層)としてp型AlGaAs層505を備えており、前記第1および第2の第1導電形半導体層の間に第2導電形半導体層(ベース層)としてn型GaAs層504が設けられている。ここで前記第1および前記第2の第1 導電形半導体層に比較して、前記第2導電形半導体層の禁制帯幅は小さい。またコレクタ層とベース層の界面付近を無添加とし、ベース層にはベース側無添加領域503bを、またコレクタ層にはコレクタ側無添加領域503bを設けた。

[0058]

p型GaAs基板の裏面には第1の第1導電形電極としてp型電極(コレクタ電極)507が形成されており、第2導電形半導体層(ベース層)には第1導電形電極としてn型電極(ベース電極)508が設けられている。さらに第2の第1導電形半導体層(エミッタ層)の上にはストライプ状のスリットを持つ絶縁体としてSiO2層511による電流狭窄構造が設けられ、スリット部には第1導電形コンタクト層として高濃度p型GaAs層506が設けられている。さらに素子上部

の全面には第2の第1導電形電極としてp型電極(エミッタ電極)509が形成されている。

[0059]

ここでベース層の膜厚は300nm、不純物濃度はは上記無添加領域を除き $1\times 10^{17}cm^{-3}$ とした。また本実施形態におけるエミッタ層の不純物濃度は $1\times 10^{18}cm^{-3}$ 、コレクタ層の不純物濃度は上記無添加領域を除き $1\times 10^{18}cm^{-3}$ とした。またエミッタ層では $Al_xGa_{1-x}As(x=0.3)$ の組成を有するAlGaAs混晶を用い、コレクタ層ではGaAs基板にほぼ格子整合する組成のGaInP混晶を用いた。これによりp型導電形のコレクタ層およびエミッタ層において、コレクタ層のの電子親和力と禁制帯幅の和は、エミッタ層に比較し50meV以上大きい。エミッタ層にAlGaAs層を、またコレクタ層にGaInP混晶を用い、ベース層にGaAsを用いることにより各バンドオフセットを大きく取りつつ、コレクタ層の抵抗率を低く抑えることができた。

[0060]

また無添加半導体領域の膜厚はコレクタ側無添加領域およびエミッタ側無添加領域を含めて $1\ 2\ 0\ n\ m$ で、不純物濃度は $5\times 1\ 0^{16}\ c\ m^{-3}$ 以下である。

[0061]

なお本実施形態ではストライプ状の電流狭窄構造を有するので、素子の発光は 上面あるいは基板側からではなく、発光素子の端面から放出される。

[0062]

本実施形態においても第3の実施形態と同様の原理により、高速で素子の発光を制御できる。本実施形態では、エミッタ層とコレクタ層の不純物濃度が同等であるが、コレクタ層とベース層の間に不純物濃度が1×10¹⁶ cm⁻³以下である無添加半導体領域が設けられていることにより、発光時のエミッタ側からコレクタ側へのリーク電流を抑制できる。またコレクタ側からベース層への逆方向のホール注入を抑制する効果もある。

[0063]

また前記無添加半導体領域が設けられていることにより発光時のベース・コレクタ間の静電容量が低下し、高速駆動が容易になる。

[0064]

さらに前記無添加半導体領域が設けられていることにより消光時のベース・コレクタ間の界面障壁 (スパイク) における電位勾配を急峻にし、障壁部にホールが蓄積されることを防ぐ効果もある。

[0065]

本実施形態でも第3の実施形態と同様の原理により高速動作し、消光時にもベース・コレクタ間に逆バイアスを印加する必要がないので駆動回路を簡素化できる。

[0066]

なお本実施形態では、ベース側およびコレクタ側の両側に無添加領域を設けているが、このうち一方のみを無添加とすることもできる。またベース層あるいはコレクタ層の不純物分布を制御することにより上述のように界面での不純物濃度を抑制することは容易である。

[0067]

また本実施形態では、素子作成工程を簡素化してベース・コレクタ間は通常の 界面を形成しているが、無添加の傾斜組成領域を設けることにより消光時の界面 障壁を低減することもできる。またこの場合、無添加の領域を界面の傾斜組成領 域のみとし、ベース側およびコレクタ側の無添加領域を省略することもできる。

[0068]

また本実施形態では、第2導電形半導体層(ベース層)としてGaAs層を用いているが、 $A1_XGa_{1-X}A_S$ ($0 \le x \le 0.3$)の組成を有するA1GaAs 層を用いて短波長の半導体発光素子とすることもできる。

[0069]

また本実施形態では、第2の第1導電形半導体層(エミッタ層)としてA1G aAs層を用いているが、コレクタ層と同様にGaInP層を用いてベース層でのキャリア閉込めを向上することもできる。また逆に、コレクタ層としてもA1GaAs層を用いることにより、ベースコレクタ間に傾斜組成領域を形成する際の素子作成工程を容易にすることもできる。

[0070]

(第6の実施形態)

図13に第6の実施形態に係る半導体発光素子の断面構造図を示す。たとえば A1GaAs系発光素子を例にとると、基板としてp型GaAs基板601上に、第1の第1導電形半導体層(コレクタ層)としてp型A1GaAs層602と、第2の第1導電形半導体層(エミッタ層)としてp型A1GaAs層605を 備えており、前記第1および第2の第1導電形半導体層の間に第2導電形半導体層 (ベース層)としてn型GaAs層604が設けられている。ここで前記第1 および前記第2の第1導電形半導体層に比較して、前記第2導電形半導体層の禁制帯幅は小さい。

[0071]

また前記第1の第1導電形半導体層(コレクタ層)と、前記第2導電形半導体層(ベース層)の間に、第2導電形(n型導電形)であり、しかも前記第2導電形半導体層に比較して不純物濃度が低い半導体領域(低濃度第2導電形半導体領域)603が設けられている。前記低濃度第2導電形半導体領域603は、コレクタ側低濃度第2導電形半導体領域603a、段階的に組成が変化する傾斜組成領域603b、およびベース側低濃度第2導電形半導体領域603cにより構成されている。

[0072]

p型GaAS基板の裏面には第1の第1導電形電極としてp型電極(コレクタ電極)607が形成されており、第2導電型半導体層(ベース層)には第1導電形電極としてn型電極(ベース電極)608が設けられている。さらに第2の第1導電形半導体層(エミッタ層)上の一部には第1導電形コンタクト層として高濃度p型GaAs層606およびは第2の第1導電形電極としてp型電極(エミッタ電極)609が形成されている。

[0073]

ここでベース層の膜厚は300 n m、不純物濃度は 1×10^{18} c m $^{-3}$ とした。また本実施形態におけるエミッタ層の不純物濃度は 1×10^{18} c m $^{-3}$ であり、コレクタ層の不純物濃度 1×10^{17} c m $^{-3}$ と比較して2 倍以上高い。またエミッタ層およびコレクタ層では $A1\chi$ G $a_{1-\chi}$ A s (x=0. 3) の組成を有するA1 G

aAs混晶を用いた。

[0074]

コレクタ側低濃度第2導電形半導体領域603a、傾斜組成領域603b、およびベース側低濃度第2導電形半導体領域603cの各層の膜厚は各々35nm、25nm、10nmである。不純物濃度はいずれも1×10¹⁷cm⁻³でベース層の不純物濃度より低い。また、ベース側低濃度第2導電形半導体領域の半導体組成はベース層に一致しており、GaAsで構成されている。

[0075]

第1導電形(コレクタ層の導電形)がp型である場合、コレクタ側低濃度第2 導電形半導体領域の電子親和力と禁制帯幅の和はベース層に比較して20meV 以上大きく、また第1導電形がn型である場合、コレクタ側低濃度第2導電形半 導体領域の電子親和力がベース層に比較して20meV以上小さいことが望まし い。これにより素子発光時にコレクタ・ベース間に順方向バイアスしてもコレク タからベースへ移動するキャリアに対する障壁が発生する。なお本実施形態では コレクタ側低濃度第2導電形半導体領域の半導体組成はコレクタ層と同一(導電 形は異なる)のA1 $_{\mathbf{x}}$ Ga $_{\mathbf{1-x}}$ As ($\mathbf{x}=\mathbf{0}$.3)とした。

[0076]

本実施形態においても第3の実施形態と同様の原理により、高速で素子の発光 を制御できる。

[0077]

図14は本実施形態に関わる半導体発光素子の発光時のバンド構造図である。ここではベース層に対して、エミッタ層およびコレクタ層に同じ順方向バイアスを印加している。本実施形態では、エミッタ層とコレクタ層の電子親和力と禁制帯幅の和は同等であるが、ベース・エミッタ間の独立コレクタ層とベース層の間に低濃度第2導電形半導体領域603が設けられていることにより、上述のようにベース層とコレクタ層の間にホールに対する障壁が発生する。この障壁によりエミッタ層の電位とコレクタ層の電位を全く同一にしてもコレクタ側からの逆方向のホール注入を防ぐことができる。すなわちベース電極の下部等、エミッタ領域を取り除いた領域での発光を抑制できる。またエミッタ層とコレクタ層の電位

を同一にできるので素子の駆動が容易となり、エミッタ側からコレクタ側へのリーク電流も無い。また第4の実施形態で示されるような高抵抗領域を設けることなく逆方向の電荷注入を抑制できるので素子作製が容易である。また上記障壁により、発光時にエミッタ側とコレクタ側の電位が若干異なっても両者の間のリーク電流が抑制される利点もある。さらに、発光時にも障壁近傍に空乏層が存在することによりベース・コレクタ間の静電容量が低下し、低濃度第2導電形半導体領域を設けない素子に比較して高速駆動時の応答が改善される。

[0078]

図15は本実施形態に関わる半導体発光素子の消光時のバンド構造図である。 ここではエミッタ層をベース層に対して順方向にバイアスしたまま、コレクタ層 をベース層と等電位としている。コレクタ層の電位低下により空乏層幅が拡大し、コレクターベース間のホール閉込めがなくなっている。これにより活性層中のホールがコレクタ側に引き出され、エミッターコレクタ間の多くの電流が流れる一方、活性層のホール濃度は低下して素子の発光量は抑制される。本実施形態では、コレクタ側低濃度第2導電形半導体領域603aとベース側低濃度第2導電形半導体領域603bが設けられているため、両者の間の界面障壁は緩和されており、特に消光時のキャリア引抜きの効果が改善されている。

[0079]

上記効果により、本実施形態の素子でも高速で発光および消光の制御を実現できる。また本実施形態では消光時にもベース・コレクタ間に逆バイアスを印加する必要がなく、さらにコレクタ層からベース層へのホール注入が抑制されているので、素子作製および駆動が容易である。

[0080]

なお本実施形態ではコレクタ側低濃度第2導電形半導体領域603aとベース側低濃度第2導電形半導体領域603cの間には傾斜組成領域603bが設けられているが、これを省略して素子作成工程を簡略化することもできる。この時の発光時と消光時のバンド構造は図16および図17に示されるような形となる。特に消光時はベースーコレクタ間にバンド不連続に起因する界面障壁(スパイク

)が発生するが、コレクタ側低濃度第2導電形半導体領域603aの存在により スパイクの位置が高電界の空乏層の中央部に位置しているので障壁の影響が抑制 され、ベース層中のホールをコレクタ側へ引抜き素子発光を抑えることができる

[0081]

なお本発明における低濃度第2導電形半導体領域の不純物濃度は、ベース層の不純物濃度の1/2以下であることが望ましい。また低濃度第2導電形半導体領域の不純物濃度が1×10¹⁶ c m⁻³から5×10¹⁷ c m⁻³の間であり、またその膜厚が30nmから400nmの間であることにより、エミッタ・コレクタを等電位とした時にはキャリアに対して障壁として機能し、ベース・コレクタを等電位とすると障壁を除去できるので素子駆動が容易となり好ましい。

[0082]

(第7の実施形態)

図18に第7の実施形態に係る半導体発光素子の駆動装置の概念図を示す。本実施形態は、第1の第1導電形半導体領域(コレクタ領域)および第2の第1導電形半導体領域(エミッタ領域)と、第2導電形半導体領域(ベース領域)を備える3端子半導体発光素子701を駆動するものである。また駆動装置は、定電流制御装置702および制御手段703を備え、前記ベース領域の電位は電気的に接地されている。また前記定電流制御装置は第1の電源電圧V_{CC1}の供給を受け、前記エミッタ領域に対して一定の駆動電流I_Eを供給している。ここでI_Eはエミッタ・ベース間接合に対し順方向である。さらに前記制御手段は前記コレクタ領域に電気的に接続され、外部からの制御信号に応じて前記コレクタ領域を高電位あるいは高抵抗の状態と低電位の状態との間で変化させる。

[0083]

ここで本実施形態で係る3端子半導体発光素子は、従来技術や第1の実施形態に記載されるように、ベース・コレクタ接合に対して順方向を正とすると、コレクタ電位がベース電位に比較して等電位あるいは高い電位(順バイアス状態)では発光状態となり、十分低い電位(逆バイアス状態)となったときに消光状態となる。

[0084]

したがって、外部からの制御信号により前記制御手段を操作し、例えばコレクタ領域からみて前記制御手段が高抵抗となるような状態にすることにより、コレクタ領域の電位は自動的にベース領域とエミッタ領域の間の電位となり、前記3端子半導体発光素子は発光状態となる。またあるいは、コレクタ領域を例えば電気的に接地された状態にしてもコレクタ・ベース間が等電位となり素子を発光させることができる。

[0085]

ここで外部からの制御信号により前記制御手段を操作してコレクタ領域を第2の電源電圧V_{CC2}に接続すると、コレクタ・ベース間が逆方向バイアスされる。V_{CC2}が十分大きければ、エミッタより注入された電荷の多くがコレクタ側に引抜かれるので活性層におけるキャリア密度が低下する。この際、活性層におけるキャリアの閉込めが低下し、コレクタ側へキャリアが引抜かれはじめると、エミッタからの注入電流が増加しようとするが、本実施形態では定電流制御装置によりエミッタへ供給される電流量が一定になるよう制御されている。したがって、エミッタ・ベース間の順方向電圧は自動的に低下し、エミッタ・活性層界面におけるエミッタ側の擬フェルミ準位が低下する。これにより活性層・ベース界面だけでなく、活性層・エミッタ界面においてもキャリア密度が引き下げられるので、活性層内のキャリア密度は大幅に低下し素子の発光はさらに抑制される。

[0086]

上記の効果により本実施形態により3端子発光素子を容易に高い消光比で駆動できる。

[0087]

本実施形態における前記制御手段としては、例えばpnp型の3端子半導体発 光素子に対してnpn型のバイポーラトランジスタを用い、前記トランジスタの コレクタ端子を3端子半導体発光素子のコレクタ領域に接続し、エミッタ端子を 第2の電源電圧V_{CC2}に接続し、ベース端子に制御信号を入力することで容易に 実現できる。またpnp型の3端子半導体発光素子に対してpnp型のバイポー ラトランジスタを用い、前記トランジスタのエミッタ端子を3端子半導体発光素 子のコレクタ領域に接続し、コレクタ端子を第2の電源電圧V_{CC2}に接続し、ベース端子に制御信号を入力することでも実現できる。

[0088]

またこの他にも多段トランジスタ構成や電界効果型トランジスタ、HEMTを 用いるなどして駆動の安定化や高速化をはかることも可能であり、上記と同様の 機能を有する種々の回路を利用できる。

[0089]

(第8の実施形態)

図19に第8の実施形態に係る半導体発光素子の駆動装置の概念図を示す。本実施形態は、第1の第1導電形半導体領域(コレクタ領域)および第2の第1導電形半導体領域(エミッタ領域)と、第2導電形半導体領域(ベース領域)を備える3端子半導体発光素子801を駆動するものである。また駆動装置は、定電流制御装置802および制御手段803かを備え、前記ベース領域の電位は電気的に接地されている。また前記定電流制御装置は第1の電源電圧V_{CC1}の供給を受け、前記エミッタ領域に対して一定の駆動電流I_Eを供給している。ここでI_Eはエミッタ・ベース間接合に対し順方向である。さらに前記制御手段は前記コレクタ領域に電気的に接続され、外部からの制御信号に応じて前記コレクタ領域を高電位あるいは高抵抗の状態と低電位の状態との間で変化させる。

[0090]

また本実施形態に係る3端子半導体発光素子は、第3の実施形態に記載されるように、コレクタ・ベース間接続に対して順方向を正として、コレクタ領域の電位がベース領域に比較して高く順方向バイアスされたときに発光状態となり、等電位に近い状態とされたとき消光状態となる。

[0091]

したがって、外部からの制御信号により前記制御手段を操作し、例えばコレクタ領域からみて前記制御手段が高抵抗となるような状態にすることにより、コレクタ領域の電位は自動的にエミッタ領域とほぼ等電位で、ベース電極に対して順方向にバイアスされた状態となり、前記3端子半導体発光素子は発光状態となる。またあるいは、コレクタ領域を直接エミッタ領域と電気的に接続された状態に

してもコレクタ・ベース間が順方向にバイアスされ素子を発光させることができる。

[0092]

ここで外部からの制御信号により前記制御手段を操作して、コレクタ領域を、例えば電気的に接地すると、コレクタ・ベース間でキャリアの閉込めができなくなる。これによりエミッタより注入された電荷の多くがコレクタ側に引抜かれるのでベース領域におけるキャリア密度が低下する。この際、第7の実施形態と同様に定電流制御装置によりエミッタ領域へ供給される電流量が一定に制御されているので、エミッタ・ベース間の順方向電圧が低下し、ベース領域内のキャリア密度は大幅に低下し素子の発光はさらに抑制される。

[0093]

上記の効果により本実施形態においても3端子発光素子を容易に高い消光比で 駆動できる。

[0094]

本実施形態における前記制御手段としては、例えばpnp型の3端子半導体発光素子に対してnpn型のバイポーラトランジスタを用い、前記トランジスタのコレクタ端子を3端子半導体発光素子のコレクタ領域に接続し、エミッタ端子を電気的に接地し、ベース端子に制御信号を入力することで容易に実現できる。この場合の制御信号としては、例えば発光時の制御電圧として0V(接地電位)の電圧、消光時の制御電圧として0.8V以上の正の電圧信号を用いることができる。これにより発光時は前記トランジスタのコレクタ端子の状態が高抵抗状態となり、消光時は接地状態に近い低電位状態となるので上記制御が可能となる。

[0095]

またpnp型の3端子半導体発光素子に対してpnp型のバイポーラトランジスタを用い、前記トランジスタのエミッタ端子を3端子半導体発光素子のコレクタ領域に接続し、コレクタ端子を電気的に接地し、ベース端子に制御信号を入力することでも実現できる。この場合の制御信号としては、例えば発光時の制御電圧として3端子半導体発光素子の発光時のエミッタ領域電位より高い電圧、消光時の制御電圧として0V(接地電位)の電圧信号を用いることができる。これに

より発光時は前記トランジスタのエミッタ端子の状態が高抵抗状態となり、消光 時は接地状態に近い0.7V程度の低電位状態となるので上記制御が可能となる

[0096]

またこの他にも多段トランジスタ構成や電界効果型トランジスタ、HEMTを 用いるなどして駆動の安定化や高速化をはかることも可能であり、上記と同様の 機能を有する種々の回路を利用できる。

[0097]

なお第1-6の実施形態においては自然放出光を利用する発光ダイオード型の 素子の例をあげたが、本発明は、誘導放出光を利用する端面出射型および面発光 型の半導体レーザ素子等に応用することもできる。

[0098]

また第1-6の実施形態においてはAlGaAs系、GaInP/GaAs 系、あるいはInGaN系の材料系による構成の例をあげたが、本発明は、AlGaInP系, InGaAsP系, ZnCdSe系等、他の材料系の半導体発光素子に適用することも容易に可能である。

[0099]

また第7-8の実施形態においては主に、pnp型の3端子半導体発光素子を 正の電源で駆動する例を挙げたが、npn型の3端子半導体発光素子の駆動に適 用したり、また電源の正負を逆転させて実質的に等価な構成とすることも容易に 可能である。

[0100]

また第7-8の実施形態においては3端子半導体発光素子のベース領域を直接 電気的に接地させているが、接地線との間に抵抗やダイオード素子の挿入する等 してベース領域の電位を上昇させ、発光/消光の制御性を改善することも可能で ある。

[0101]

また第7-8の実施形態において、信号線からの入力に対し、抵抗および静電容量で構成された微分回路を設けるなどして、発光開始時の立上がりおよび発光停止時の立下がり特性を改善することも可能である。

[0102]

この他、本発明の要旨を逸脱しない範囲で種々の変形が可能である。

[0103]

【発明の効果】

以上説明した通り本発明の半導体発光素子は、基板上に設けられた第1および第2の第1導電形半導体層と、前記第1および第2の第1導電形半導体層の間に設けられた第2導電形半導体層と前記第2の第1導電形半導体層の間に設けられ電荷の注入により発光する活性層とを有する半導体発光素子において、前記活性層と前記第2導電形半導体層の間に段階的に組成が変化する傾斜組成領域を有するという特徴を備えた構成により、従来になく高速動作と実用的な消光比を得ることが可能な半導体発光素子を実現できる。

【図面の簡単な説明】

【図1】

第1の実施形態に係る半導体発光素子の構造断面図

【図2】

従来の3端子半導体発光素子の構造断面図

【図3】

従来の3端子半導体発光素子の発光時のバンド構造概念図

【図4】

従来の3端子半導体発光素子の消光時のバンド構造概念図

【図5】

従来の3端子半導体発光素子の消光時の価電子帯端バンド構造概念図

【図6】

第1の実施形態に係る素子の消光時の価電子帯端バンド構造概念図

【図7】

第2の実施形態に係る半導体発光素子の構造断面図

【図8】

第3の実施形態に係る半導体発光素子の構造断面図

【図9】


- 第3の実施形態に係る素子の発光時のバンド構造概念図 【図10】
- 第3の実施形態に係る素子の消光時のバンド構造概念図 【図11】
- 第4の実施形態に係る半導体発光素子の構造断面図 【図12】
- 第5の実施形態に係る半導体発光素子の構造断面図 【図13】
- 第6の実施形態に係る半導体発光素子の構造断面図 【図14】
- 第6の実施形態に係る素子の発光時のバンド構造概念図 【図15】
- 第6の実施形態に係る素子の消光時のバンド構造概念図 【図16】
- 第6の実施形態に係る素子の発光時のバンド構造概念図 【図17】
- 第6の実施形態に係る素子の消光時のバンド構造概念図 【図18】
- 第6の実施形態に係る半導体発光素子の駆動装置の概念図 【図19】
- 第7の実施形態に係る半導体発光素子の駆動装置の概念図 【符号の説明】
- 101 基板
- 102 第1の第1導電形半導体層(コレクタ層)
- 103 第2導電形半導体層(ベース層)
- 104 傾斜組成領域
- 105 活性層
- 106 第2の第1導電形半導体層(エミッタ層)
- 107 第1導電形コンタクト層

特2000-201898


- 108 第1の第1導電形電極(コレクタ電極)
- 109 第2導電形電極(ベース電極)
- 110 第2の第1導電形電極(エミッタ電極)

【書類名】 図面


【図1】




【図2】









【図4】




【図5】




【図6】




【図7】




【図8】









【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】



【図18】



【図1.9】



【書類名】 要約書

【要約】

【課題】 高速で動作し低電圧駆動で消光比を得ることが可能な半導体発光素 子を提供する。

【解決手段】 p型GaAs基板101上に、p型AlGaAsコレクタ層102と、n型AlGaAsベース層103と、GaAs活性層105と、p型AlGaAsエミッタ層106を備えており、前記活性層と前記コレクタ層の間には段階的に組成が変化する傾斜組成領域104が設けられた構成であることにより低電圧駆動で消光比を改善した半導体発光素子を提供する。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社